用户：

无晶圆厂半导体公司要求：

• 位级加速和SCE-MI事务级仿真流中20+MG设计的快速验证，具有广泛的调试功能

• 加速模式下的虚拟平台集成–位级接口

• 快速后门访问存储器（不同类型的DDR和LPDDR）

• 从测试台和调试API访问调试信号

• 支持基于不同ARM Cortex处理器的设计，包括通过AXI总线互连的big.LITTLE（Cortex A15和A7）

Aldec的交付方式：

• Design Verification Manager（DVM），具有SCE-MI设置和运行时界面，支持基于事务的仿真

• 带加速设置和SystemC测试台支持的DVM，支持位级验证

• SystemC包装器允许连接到虚拟平台

• SystemC包装器提供对测试台中调试信号的访问

• 基于AXI主从SCE-MI宏的XTOR

• HES5XLX660EX和HES7XV4000BP板

• 用于快速后门内存访问和信号调试的HesDebugApi

• 支持LPDDR2、DDR2、DDR3和SRAM内存型号