用户：

Xelic是OTN IP核心和子系统提供商，需要：

• 基于SystemVerilog的模拟能力，具有：

-UVM支持
-覆盖驱动的约束随机方法支持
-功能覆盖
-代码覆盖率
-断言
-用于调试的GUI界面

• 合理的仿真性能

• 供应商库支持（主要是FPGA）

• 混合语言支持旧式VHDL/Verilog环境以及仅支持VHDL（设计和验证）

• 一个实用的许可价格点，用于支持开发（迷你回归、GUI和批处理JOG）以及生产发布，包括完整的多种子批处理回归和覆盖

Aldec的交付方式：

• 混合语言支持VHDL/Verilog

• 纯VHDL支持

• SV/UVM支持

-约束随机化
-功能覆盖
-代码覆盖率
-断言

• 对Altera和Xilinx的供应商库支持

• 用于开发和调试的强大GUI

• 性能调整的多层次优化

• 响应迅速的技术支持，提供提高生产力的技巧/技术

• 竞争性绩效的合理成本

• 使用第三方/内部队列管理器易于操作