通过方法提高生产力：Aldec将UVM发生器添加到Riviera PRO™ Plus更新其OSVVM和UVVM库11月16日 新的HES板非常适合于中型到大型ASIC和SoC设计的原型设计和仿真7月19日 新的TySOM-M系列面向低功耗、高安全性应用7月7日 Aldec发布HES-DVM原型“云版”——让工程师更容易获得基于FPGA的ASIC和SoC原型六月二日 里维埃拉酒店™ 使VHDL-2019用户能够释放该语言新增功能的威力5月18日 查看所有新闻
如何简化总线接口（US）的验证12月2日（网络研讨会，在线 的) 如何简化总线接口的验证（EU）12月2日（网络研讨会，在线 的) 2021年设计自动化会议（DAC）2009年12月5日（行业活动，CA旧金山) 查看所有事件188金宝慱亚洲
用Python和Cocotb进行约束随机验证 使用OVL对Verilog和VHDL设计进行基于断言的验证 最容易出错的FPGA死角情况 FPGA的UVM（第4部分）：IEEE 1800.2 UVM更新 用于FPGA的UVM（第3部分）：验证Zynq MPSoC设计？了解UVM寄存器访问层（RAL）如何提供帮助 查看所有网络研讨会
