职业生涯
我们正在寻找充满热情和事业心的个人加入我们的团队。以下是我们公司总部现有职位的列表。
目前职位:
地点:卡托维兹，威多克23号，波兰
软件工程师C / c++窗户Linux海湾合作委员会Qt库STL提高SQL
代码: KT-ALD-Software工程师
描述: Aldec-ADT生产用于设计FPGA和ASIC集成电路的现代软件。Aldec-ADT产品使用最新的开发技术为各种操作系统创建。
责任:设计实现方法，开发新功能，优化现有模块。我们正在寻找图形用户界面设计师和熟练的算法开发人员。
需求：
- 流利的C / c++。
- 熟悉Windows和Linux操作系统。
- 熟悉gcc编译器。
- 了解Qt库(适用于GUI开发人员)。
- 熟悉STL, Boost库更佳。
- 有SQL知识者优先。
- 了解其他编程和/或脚本语言者优先。
- 熟悉硬件描述语言:VHDL, Verilog, SystemVerilog, SystemC优先。
最低教育必须有计算机科学学士学位。
可用的位置:卡托维兹，Widok, 23，波兰
电子工程师硬件描述语言(VHDL)VerilogSystemVerilogC / c++UVMSystemCSCVTLMPerlPythonTcl / Tk
代码: KT-ALD-Electronics工程师
描述: Aldec-ADT生产用于设计FPGA和ASIC集成电路的现代软件。Aldec-ADT提供的最新技术被世界上最大的企业中成千上万的电子工程师用于设计和验证最复杂的数字芯片。
责任:评估设计集成电路的新技术，确定新特性并验证实现的正确性。
需求：
- 熟悉硬件描述语言:VHDL, Verilog, SystemVerilog。
- 有UVM知识者优先。
- 熟悉C/ c++和SystemC, SCV和TLM库。
- 了解数字电路技术。
- 具有逻辑综合问题和工具的知识。
- 熟悉Aldec公司产品者优先。
- 了解脚本语言(Perl、Python、Tcl/Tk)是一个额外的优势。
最低教育:电子商务/电子商务学士学位。
可用的位置:卡托维兹，Widok, 23，波兰
高级软件开发人员C / c++窗户Linux海湾合作委员会Qt库STL提高SQL
代码: kt - ald高级软件开发人员
描述: Aldec-ADT生产用于设计FPGA和ASIC集成电路的现代软件。Aldec-ADT产品使用最新的开发技术为各种操作系统创建。
责任:设计实现方法，开发新功能，优化现有模块。我们正在寻找图形用户界面设计师和熟练的算法开发人员。
需求：
- 流利的C / c++。
- 熟悉Windows和Linux操作系统。
- 熟悉gcc编译器。
- 了解Qt库(适用于GUI开发人员)。
- 熟悉STL, Boost库更佳。
- 有SQL知识者优先。
- 有软件设计经验(两年以上)。
- 了解其他编程和/或脚本语言者优先。
- 熟悉硬件描述语言:VHDL, Verilog, SystemVerilog, SystemC优先。
最低教育必须有计算机科学学士学位。
可用的位置:卡托维兹，Widok, 23，波兰
软件测试人员窗户LinuxPerlPythonTcl硬件描述语言(VHDL)VerilogSystemVerilogSystemCC / c++
代码: KT-ALD-Software测试仪
描述: Aldec-ADT生产用于设计FPGA和ASIC集成电路的现代软件。Aldec-ADT提供的最新技术被世界上最大的企业中成千上万的电子工程师用于设计和验证最复杂的数字芯片。
责任:开发和维护自动化软件测试基础设施。不断扩大的服务器群目前使用超过1000台计算机，不断测试我们的软件。该职位将奖励认真负责、注重准确性和细节的人。
需求：
- 熟悉Linux和Windows操作系统。
- 熟悉脚本语言，如Perl, Python或Tcl。
- 熟悉VHDL, Verilog, SystemVerilog, SystemC或C/ c++者优先。
最低教育:本科以上学历，电气工程、电子商务或计算机科学专业。
可用的位置:卡托维兹，Widok, 23，波兰
地点:波兰，乔佐斯卡44a, Gliwice
软件工程师C / c++窗户Linux海湾合作委员会STL提高其他脚本/编程语言硬件描述语言(VHDL)
代码: GL-ALD-Software工程师
描述: Aldec-ADT生产用于设计FPGA和ASIC集成电路的现代软件。Aldec-ADT产品使用最新的开发技术为各种操作系统创建。
责任:设计实现方法，开发新功能，优化现有模块。我们正在寻找两个熟练的算法开发人员。
需求：
- 流利的C / c++。
- 熟悉Windows和Linux操作系统。
- 熟悉gcc编译器。
- 熟悉STL, Boost库更佳。
- 了解其他编程和/或脚本语言者优先。
- 熟悉硬件描述语言:VHDL, Verilog, SystemVerilog, SystemC优先。
最低教育必须有计算机科学学士学位。
可用的位置:波兰，乔佐斯卡44a, Gliwice
电子工程师硬件描述语言(VHDL)VerilogSystemVerilogC / c++UVMSystemCSCVTLMPerlPythonTcl / Tk
代码: GL-ALD-Electronics工程师
描述: Aldec-ADT生产用于设计FPGA和ASIC集成电路的现代软件。Aldec-ADT提供的最新技术被世界上最大的企业中成千上万的电子工程师用于设计和验证最复杂的数字芯片。
责任:评估设计集成电路的新技术，确定新特性并验证实现的正确性。
需求：
- 熟悉硬件描述语言:VHDL, Verilog, SystemVerilog。
- 有UVM知识者优先。
- 熟悉C/ c++和SystemC, SCV和TLM库。
- 了解数字电路技术。
- 具有逻辑综合问题和工具的知识。
- 熟悉Aldec公司产品者优先。
- 了解脚本语言(Perl、Python、Tcl/Tk)是一个额外的优势。
最低教育:电子商务/电子商务学士学位。
可用的位置:波兰，乔佐斯卡44a, Gliwice
高级软件开发人员C / c++窗户Linux海湾合作委员会STL提高其他脚本/编程语言硬件描述语言(VHDL)
代码: gl - ald高级软件开发人员
描述: Aldec-ADT生产用于设计FPGA和ASIC集成电路的现代软件。Aldec-ADT产品使用最新的开发技术为各种操作系统创建。
责任:设计实现方法，开发新功能，优化现有模块。我们正在寻找两个熟练的算法开发人员。
需求：
- 流利的C / c++。
- 熟悉Windows和Linux操作系统。
- 熟悉gcc编译器。
- 熟悉STL, Boost库更佳。
- 有软件设计经验(两年以上)。
- 了解其他编程和/或脚本语言者优先。
- 熟悉硬件描述语言:VHDL, Verilog, SystemVerilog, SystemC优先。
最低教育必须有计算机科学学士学位。
可用的位置:波兰，乔佐斯卡44a, Gliwice
地点:Gdańsk,波兰
软件工程师C / c++Linux窗户海湾合作委员会提高其他脚本/编程语言
代码: GD-ALD-Software工程师
描述:具备Linux和Windows平台C/ c++编程经验，能够开发基于硬件/FPGA的验证解决方案，包括仿真加速、仿真、原型、嵌入式解决方案和高性能计算。
责任:开发和测试不同的软件模块和系统，作为硬件验证产品的一部分(例如编译器、分区算法、多平台应用程序、嵌入式应用程序、api、驱动程序)。
需求：
- 熟练使用C/ c++和标准库。
- 熟悉Linux操作系统。
- 有Boost库知识者优先。
- 了解亚马逊AWS优先考虑。
- 熟悉FPGA器件和数字电路技术者优先。
最低教育:电子商务/电子商务学士学位。
可用的位置波兰格但斯克,
电子工程师硬件描述语言(VHDL)VerilogSystemVerilogUVMSCE-MIFPGASystemCTLMFPGA和ASIC的设计流程
代码: GD-ALD-Electronics工程师
描述:具有数字设计(FPGA或ASIC)经验，能够开发基于硬件/FPGA的验证解决方案，包括仿真加速、仿真、原型、嵌入式解决方案和高性能计算。
责任:开发和测试不同的硬件模块和系统，作为硬件验证产品的一部分(如FPGA调试系统、内存单元、通信通道和协议、时钟解决方案)。
需求：
- 熟悉硬件描述语言:VHDL, Verilog, SystemVerilog。
- 良好的FPGA器件知识和实际应用能力。
- 熟悉FPGA合成、实现和调试工具。
- 熟悉SystemC和TLM库者优先。
- 熟悉Aldec公司产品者优先。
- 有SCE-MI, UVM知识优先。
- FPGA的高速硬件设计是一个很大的优势。
最低教育电子工程/电子工程专业本科或电子专业五年级学生。
可用的位置波兰格但斯克,
它的工程师Linux窗户服务器思科VPNDHCPDNSNIS脚本
代码: GD-ALD-IT工程师
描述:具备多领域IT、Linux和Windows桌面和服务器平台经验，熟悉网络技术和服务。
责任:电子邮件服务器(Zimbra, Exim)管理和故障排除，思科网络设备维护和配置(路由，交换，VPN)，以太网网络基础设施管理，与Internet提供商合作。
需求：
- 熟悉Linux和Windows操作系统(桌面和服务器级别)。
- 熟悉Linux bash脚本。
- 了解网络设备(交换机、路由器、防火墙)，最好是思科公司。
- 有HTML和PHP知识者优先。
- 了解亚马逊AWS优先考虑。
- 有SCE-MI, UVM知识优先。
- 熟悉FPGA器件和数字电路技术者优先。
最低教育电子工程/电子工程专业本科或电子专业五年级学生。
可用的位置波兰格但斯克,
地点:克拉科夫,波兰
电子工程师硬件描述语言(VHDL)VerilogSystemVerilogUVMSCE-MIFPGASystemCTLMFPGA和ASIC的设计流程
代码: KR-ALD-Electronics工程师
描述:具有数字设计(FPGA或ASIC)经验，能够开发基于硬件/FPGA的验证解决方案，包括仿真加速、仿真、原型、嵌入式解决方案和高性能计算。
责任:开发和测试不同的硬件模块和系统，作为硬件验证产品的一部分(如FPGA调试系统、内存单元、通信通道和协议、时钟解决方案)。
需求：
- 熟悉硬件描述语言:VHDL, Verilog, SystemVerilog。
- 良好的FPGA器件知识和实际应用能力。
- 熟悉FPGA合成、实现和调试工具。
- 熟悉SystemC和TLM库者优先。
- 熟悉Aldec公司产品者优先。
- 有SCE-MI, UVM知识优先。
- FPGA的高速硬件设计是一个很大的优势。
最低教育电子工程/电子工程专业本科或电子专业五年级学生。
可用的位置:克拉科夫,波兰
软件工程师C / c++Linux窗户海湾合作委员会提高其他脚本/编程语言
代码: KR-ALD-Electronics工程师
描述:具备Linux和Windows平台C/ c++编程经验，能够开发基于硬件/FPGA的验证解决方案，包括仿真加速、仿真、原型、嵌入式解决方案和高性能计算。
责任:开发和测试不同的软件模块和系统，作为硬件验证产品的一部分(例如编译器、分区算法、多平台应用程序、嵌入式应用程序、api、驱动程序)。
需求：
- 熟练使用C/ c++和标准库。
- 熟悉Linux操作系统。
- 有Boost库知识者优先。
- 了解亚马逊AWS优先考虑。
- 熟悉FPGA器件和数字电路技术者优先。
最低教育:电子商务/电子商务学士学位。
可用的位置:克拉科夫,波兰