Active-HDL™- FPGA设计和仿真变得简单。

FPGA设计创建和FPGA仿真

Active-HDL™是一种基于Windows®的基于Windows®的集成FPGA设计创建和仿真解决方案,适用于基于团队的环境。Active-HDL的集成设计环境(IDE)包括全HDL和图形设计工具套件和RTL / Gate级混合语言模拟器,用于快速部署和验证FPGA设计。

设计流程经理唤起了200+ EDA和FPGA工具,在设计进入,仿真,综合和实施过程中,并且允许团队在整个FPGA开发过程中保留在一个公共平台内。Active-HDL支持来自英特尔®,Lattice®,Microsemii™(Actel),QuickLogic®,Xilinx®等等的行业领先的FPGA设备。

Fpga仿真,VHDL仿真,Fpga模拟器

主要特性和好处

项目管理

  • 基于团队的统一设计管理在本地或远程团队中保持一致性

  • 具有200多个供应商工具的可配置FPGA / EDA Flow Manager接口允许团队在整个FPGA开发中留在一个平台上

图形/文本设计条目

  • 通过使用文本,原理图和状态机快速部署设计

  • 使用更安全可靠可互操作的加密标准分配或提供IPS

模拟和调试

  • 强大的常见内核混合语言模拟器,支持VHDL,Verilog,SystemVerilog和Systemc

  • 使用图形交互式调试和代码优质工具确保代码质量和可靠性

  • 使用代码覆盖分析工具执行指标驱动验证以识别设计的未提升部分

  • 提高验证质量,并使用ABV - 断言的验证(SVA,PSL,OVA)找到更多错误

  • 能够模拟高级验证构造,如SV功能覆盖,约束随机化和UVM
  • 使用MATLAB®/Simulink®接口连接HDL仿真和高电平数学建模环境之间的差距

文档HTML / PDF

  • 抽象设计智能,易于使用HDL到原理图转换器的图形形式

  • 在HTML和PDF中快速分享设计使用自动生成设计文档

问我们一个问题
X
问我们一个问题
X
验证码图像 重新加载CAPTCHA.
输入错误的数据。
谢谢!您的问题已提交。请允许1-3个工作日为某人回复您的问题。
发生内部错误。您的问题未提交。请联系我们使用反馈形式
我们使用cookie以确保我们给您最好的用户体验,并向您提供我们认为将与您相关的内容。如果您继续使用我们的网站,即表示您同意我们使用cookie。关于cookies和其他网站信息使用的详细概述载于我们的网站隐私政策
Baidu