QEMU Co-Sim

今天的SoC fpga对系统、软件和硬件工程师提出了新的验证挑战。与HW/SW集成相关的常见问题继续增加,但它们通常只在运行SoC FPGA的测试床中发现。在测试平台中发现问题往往太晚了,可能会导致项目延迟。

Aldec提供Riviera-PRO™和之间的HW/SW联合模拟接口QEMU(开源处理器模拟器)。随着Aldec QEMU Bridge的加入,系统集成和HDL代码与在QEMU中执行的软件应用程序/驱动程序的联合仿真现在得到了简化。QEMU桥连接Riviera-PRO和QEMU,并将SystemC TLM事务转换为AXI,反之亦然,为联合模拟提供了一个快速接口。

图1:Riviera-PRO和QEMU的HW/SW联合仿真环境

带事务记录器的AXI BFM

由Aldec开发的AXI总线功能模型(BFMs)用于基于axis的设计的RTL仿真在Riviera-PRO中可用。bfm分为加密Verilog模块和系统Verilog模块。用户测试平台可以通过Aldec提供的Verilog或System Verilog任务API测试BFMs。以下BFM由Aldec AXI BFM支持:

  • 阿喜3主
  • 阿喜3奴隶
  • 阿喜4主
  • 阿喜4奴隶
  • AXI 4 Lite Master
  • AXI 4 Lite Slave
  • AXI 4流主
  • AXI 4流从

每个BFM允许用户打开内置的AXI事务记录器,将AXI事务记录为ASDB (Aldec模拟数据库)格式。有关在Riviera-PRO中使用事务的更多信息,请参阅文档Riviera-PRO事务.AXI注塑进入设计的过程包括:

  • 设计阶段
    • 与预编译库一起分发
    • 项目中HDL部分的实例化
  • 编译配置阶段
    • 由参数设置的配置
    • 打开内置的AXI事务记录器
  • 仿真阶段
    • 自动连接与QEMU桥进程

AXI_Transaction_Riviera-PRO

图2:Riviera-PRO中的AXI事务

QEMU桥

该系统是由Aldec公司基于SystemC事务级建模(TLM)开发的,是事务精确的桥梁,允许可编程逻辑(PL)系统和处理系统(PS)之间的完整SoC协同仿真。通信由该桥自动处理,不需要验证工程师方面的额外交互。

硬件工程师(使用Riviera-PRO)可以在HDL中设置断点,检查数据流,甚至分析在QEMU中运行的软件应用程序所执行的代码覆盖率和路径。软件工程师(使用QEMU)可以使用GNU调试器(GDB)来检测内核和驱动程序,从而使用断点逐步遍历代码。

用于Xilinx SoC fpga的QEMU

Xilinx®为Microblaze™、Zynq™和Zynq UltraScale+提供QEMU树。QEMU树必须由用户下载并安装。Xilinx建议用户下载在https://github.com/Xilinx/qemu

问我们一个问题
x
问我们一个问题
x
验证码图片 刷新验证码
输入错误的数据。
谢谢你!你的问题已经提交。请允许1-3个工作日的人回答你的问题。
发生内部错误。你的问题没有提交。请使用反馈形式
我们使用cookie以确保我们给您最好的用户体验,并向您提供我们认为将与您相关的内容。如果您继续使用我们的网站,即表示您同意我们使用cookie。关于cookies和其他网站信息使用的详细概述载于我们的网站隐私政策
Baidu