UVM,OVM和VMM

新闻稿 ALDEC为UVM 1.1提供完全支持,实现VMM和OVM互操作性 消息
介绍 OVM / UVM for FPGA:烧伤和搅拌的结束 PDF.
解决方案 UVM交易调试 博文
网络研讨会 OVM和UVM - 在Riviera-Pro中建立一个SystemVerilog Testbench 多媒体

开放验证方法,OVM教程为初学者,开放验证方法教程

通用验证方法(UVM)是一个开源SystemVerilog库,允许创建灵活,可重用的验证组件和使用受限随机刺激产生和功能覆盖方法组装强大的测试环境。UVM是设计者和工具供应商的综合努力,基于成功的OVM和VMM方法。其主要承诺是提高试验台重用,使验证码更加便携,为通用,高质量验证知识产权(知识产权)创造新市场。


开放验证方法,OVM教程为初学者,开放验证方法教程

开放验证方法(OVM)是刺激生成,数据收集和验证过程控制的对象和程序库。在SystemVerilog和Systemc中提供,OVM可以轻松地创建指向或随机测试,利用交易级通信和功能覆盖。作为在多个模拟器上提供的基于SystemVerilog的验证库,OVM在其继承者的发展,通用验证方法的发展中贡献了显着贡献。


开放验证方法,OVM教程为初学者,开放验证方法教程

验证方法手册(vmm)是第一个成功和广泛实施的一组关于创建SystemVerilog中可重用的验证环境的一系列实践。由Synopsys创建的SystemVerilog的强大支持者之一,VMM利用面向对象编程,随机化,约束,功能覆盖,以使新手和专家创建强大的验证环境。VMM贡献是创造UVM的一个重要因素。

问我们一个问题
X
问我们一个问题
X
验证码图像 重新加载CAPTCHA.
输入的数据不正确。
谢谢!您的问题已提交。请允许1-3个工作日为某人回复您的问题。
发生内部错误。您的问题未提交。请联系我们使用反馈表
我们使用cookie确保我们为您提供最佳的用户体验,并为您提供我们认为与您有关的内容。如果您继续使用我们的网站,您同意我们使用cookie。关于使用cookie和其他网站信息的详细概述位于我们的隐私政策
Baidu