玩网络研讨会

标题:面向fpga的UVM(3):验证Zynq MPSoC设计?了解UVM寄存器访问层(RAL)如何提供帮助

描述:使用高度可配置的基于ip的设计已经成为SoC时代的标准。针对Xilinx®Zynq Ultrascale+ MPSoC的现代SoC设计包括广泛的标准嵌入式ip和带有内存映射寄存器的自定义ip。虽然这些ip的大小和复杂性各不相同,但它们都可以通过寄存器进行配置,这些寄存器通常由字段名、字段宽度、访问类型、默认值和策略组成。RTL模拟验证这些ip,特别是在各种配置下,需要使用分层寄存器模型——创建它们不是一项简单的任务,需要一个通用框架和自动化。


注册一个账户很容易.有了Aldec帐户,您可以轻松地一键访问事件注册,支持,产品下载,评估许可证,录制的网络研讨会,白皮书,应用程序笔记和其他资源。金博宝188登陆只需在下面提供您的公司电子邮件地址-所有帐户请求将在48小时内验证和确认。


如果你已经有一个Aldec帐户,请在下面登录下载文件。


问我们一个问题
x
问我们一个问题
x
验证码图片 刷新验证码
输入错误的数据。
谢谢你!你的问题已经提交。请允许1-3个工作日的人回答你的问题。
发生内部错误。你的问题没有提交。请使用反馈形式
我们使用cookie以确保我们给您最好的用户体验,并向您提供我们认为将与您相关的内容。如果您继续使用我们的网站,即表示您同意我们使用cookie。关于cookies和其他网站信息使用的详细概述载于我们的网站隐私政策
Baidu