Xilinx设计流程

介绍

目前,Xilinx为FPGA和SoC用户提供了两个开发平台。Xilinx ISE设计套件支持Xilinx的所有可编程设备,包括Zynq-7000。Xilinx Vivado Design Suite是SoC强度设计的下一代开发平台,更适合系统级集成和实现。在设备支持、库支持以及与GUI的集成方面,来自Xilinx的这两个开发平台都受到Aldec的同等支持。Aldec已与Xilinx合作,以确保来自Xilinx的所有最新设备和技术在Aldec流程中得到支持。

Xilinx设计流程

设备系列支持

Aldec工具支持Xilinx的所有FPGA和SoC设备,包括Virtex、Spartan、Artix、Kintex和Zynq-7000系列的所有设备。Aldec还支持CPLD系列的所有设备,包括CoolRunner、XC9500和XC4000系列。

图书馆支持

用户可以使用Xilinx中的库编译实用程序自行编译仿真库。Xilinx的库编译实用程序支持活动HDL和Riviera PRO。

Aldec还为Xilinx设备提供预编译的VHDL、Verilog和EDK库,用户可以随时从Aldec网站下载。

与GUI的集成

Xilinx的官方文件指出,目前只能从Xilinx环境启动ISIM和Modelsim。但通过一种变通方法,Aldec用户可以在Xilinx GUI中启动活动HDL和Riviera PRO。

IP核的仿真

Xilinx提供的所有IP核都由Aldec工具支持。Xilinx在Vivado 2013.1中为其所有IP引入了P1735加密标准。Xilinx环境中的所有IP核都使用Aldec支持的此标准进行加密。用户可以使用Aldec工具运行此类IP的模拟。

传统设计导入

ALDEC为从Xilinx基金会系列和ViewLogic / VIEWDRAW系列导入遗留的基于示意图的设计提供了实用工具。可以将传统项目中的原理图文件与包含所有符号的图形一起导入到Aldec工具中。然后可以使用方框图编辑器编辑这些导入的原理图文件,从中可以生成HDL代码。

问我们一个问题
十、
问我们一个问题
十、
验证码图像 重新加载验证码
输入的数据不正确。
非常感谢。您的问题已提交。请留出1-3个工作日,以便有人回答您的问题。
发生内部错误。你的问题没有提交。请联系我们使用反馈表.
我们使用cookies来确保为您提供最佳的用户体验,并为您提供我们认为与您相关的内容。如果您继续使用我们的网站,您同意我们使用cookie。有关Cookie和其他网站信息使用的详细概述,请参阅隐私政策.
Baidu