图形/文本设计条目

原理图/框图编辑器

方框图编辑器是一种用于以图形方式输入VHDL、Verilog和EDIF设计的工具。如果您的HDL设计在很大程度上是结构化的,那么您可能更容易以方框图的形式输入其描述,而不是编写源代码。然后,框图编辑器将自动将图表转换为结构VHDL、Verilog或EDIF网络列表。使用活动HDL,您可以混合使用这两种类型的描述。例如,顶层设计实体可以是框图,而其中实例化的组件使用HDL代码/EDIF网表和/或状态图进行描述。

方框图编辑器

使用原理图编辑器的好处:

  • 原理图编辑器支持自下而上和自上而下的方法
  • 供应商的原理图库允许您创建面向技术的框图
  • 编辑器的分层属性有助于为复杂块创建多页示意图
  • 框图文件可以转换为VHDL、Verilog或EDIF网络表

状态机编辑器

状态图编辑器是为同步和异步机器状态图的图形化编辑而设计的工具。绘制状态图是顺序设备建模的另一种方法。您可以输入逻辑块的描述作为图形状态图,而不是自己编写HDL代码。然后,编辑器将根据输入的图形描述自动生成HDL代码。由于直观的图形形式,状态图很容易学习,并且比HDL代码可读性强得多。

状态机编辑器

使用状态机编辑器的好处:

  • 它提供了一个可视化的地图,指定从一个州到另一个州的流程、事件和操作,这更易于阅读和理解188金宝慱亚洲
  • 内置测试台生成器可以帮助您快速验证状态机
  • 在设计会议期间,它可以作为一个很好的协作工具,因为它们很容易理解和解释
  • 它们可以用于记录不同抽象级别的设计

HDL文本编辑器

HDL编辑器是为编辑HDL源代码而设计的文本编辑器。它与编译器和模拟器紧密集成,以实现调试功能。HDL文本编辑器的一些主要功能包括关键字突出显示(VHDL、Verilog/SystemVerilog、C/C++、SystemC、OVA和PSL)、支持代码组和代码结构、自动完成和自动格式化、书签和命名书签,以便在源代码、断点和列选择中轻松导航。

HDL文本编辑器

使用HDL文本编辑器的好处:

  • 波形查看器和HDL文本编辑器之间的交叉探测使调试更容易
  • 信号可以直接从HDL编辑器添加到波形查看器
  • 在模拟过程中支持源代码中的实时值探测
  • VHDL、Verilog、SystemVerilog和SystemC的语言模板有助于快速编写代码

法典

Code2Graphics converter是一种用于将VHDL、Verilog/SystemVerilog和EDIF网络表自动转换为活动HDL示意图和状态图的工具。它分析VHDL、Verilog或EDIF文件,并根据分析文件中找到的设计实体、模块或单元的数量生成一个或多个原理图和状态图文件。生成的原理图和状态图文件可以自动附加到设计或保存在单独的位置。

使用Code2Graphics的好处:

  • 它从设计中提取信息,并以图形方式呈现
  • RTL设计的图形化可视化可以大大增强设计重用过程
  • 它有助于为复杂的RTL设计项目创建完美的文档
问我们一个问题
十、
问我们一个问题
十、
验证码图像 重新加载验证码
输入的数据不正确。
非常感谢。您的问题已提交。请留出1-3个工作日,以便有人回答您的问题。
发生内部错误。你的问题没有提交。请联系我们使用反馈表.
我们使用cookies来确保为您提供最佳的用户体验,并为您提供我们认为与您相关的内容。如果您继续使用我们的网站,您同意我们使用cookie。有关Cookie和其他网站信息使用的详细概述,请参阅隐私政策.
Baidu