硬件仿真解决方案

硬件仿真解决方案

HES-DVM™ 是一个混合验证和确认生态系统,用于开发最新SoC和ASIC设计的硬件和软件团队。HES-DVM将最新的高容量FPGA技术与业界领先的联合仿真标准相结合,支持多种验证和确认模式,包括:

  • 模拟加速
  • 协同仿真与虚拟建模
  • 电路内仿真
  • 嵌入式软硬件协同验证

hes应用upd快速模型

Aldec在HES中集成了五个主要元素™ 提供一流的硬件仿真解决方案。


FPGA原型硬件利用最新的Xilinx®Virtex重复使用原型板™ 7 FPGA,用于硬件仿真,高达96M ASIC门,具有可扩展背板。这个HES-7™原型开发平台包括用于高速数据传输的25 Gb/s非专有背板连接器、高达16GB的DDR3内存、与主机PC的PCI Express连接以及一系列媒体接口外围设备。除了支持现成板的仿真外,HES-DVM™ 可与内部开发的FPGA原型板一起使用。


设计验证经理(DVM)全自动、可编写脚本的设计环境,便于使用FPGA原型硬件进行仿真加速、仿真和虚拟建模的设计设置。HES-DVM™包含ASIC到FPGA转换、自动设计分区、嵌入式内存映射、时钟转换和集成到第三方工具(如模拟器、虚拟平台硬件和软件调试前端)等功能。


验证接口他™ 利用最新的协同仿真标准集成各种硬件/软件验证接口。使用UVM或类似方法的事务级测试台可以使用SCE-MI实现模拟器与模拟器的无缝连接模拟加速. SoC、外围设备或处理器(如ARM®Cortex)的虚拟模型™ 可以是利用TLM的协同仿真界面实时外围设备可以通过速度适配器连接电路内仿真.

验证IP一个完整的仿真生态系统必须包含公司验证IP(VIP)的综合库。业界领先的总线协议(如AMBA AHB、AXI)或通信外围设备(如USB、PCIe、以太网)的事务处理器、驱动器、监视器和速度适配器的可用性是快速构建可靠的设计验证环境和成功部署仿真的关键。Aldec提供在SoC设计中经过验证的即用VIP,这些VIP在成功验证后已经贴出胶带。Aldec在该领域的最佳专家已准备好开发其他VIP或协助用户完成该过程。

调试工具他™ 具有一系列调试功能,例如具有完整设计可见性的真实RTL视图、内存视图/修改、触发、断点和时钟步控制。真正的RTL视图意味着保存所有调试探测,保留原始信号的名称、数据类型和层次结构。不同波形格式(如ASDB或FSDB)的选择允许与Aldec或第三方工具集成。所有调试功能都可以在HW调试器工具内使用,也可以通过专用HES调试API在测试台上使用,两者都通过TCP-IP提供远程访问功能。

问我们一个问题
十、
问我们一个问题
十、
验证码图像 重新加载验证码
输入的数据不正确。
非常感谢。您的问题已提交。请留出1-3个工作日,以便有人回答您的问题。
发生内部错误。你的问题没有提交。请联系我们使用反馈表.
我们使用cookies来确保为您提供最佳的用户体验,并为您提供我们认为与您相关的内容。如果您继续使用我们的网站,您同意我们使用cookie。有关Cookie和其他网站信息使用的详细概述,请参阅隐私政策.
Baidu