SoC划分

如今,片上系统(SoC)设计越来越多地应用于从娱乐到可穿戴电子、健康、汽车甚至航空航天等各个领域。即将到来的物联网(IoT)时代表明,SoC应用的数量在未来几年将继续增加。

这一现实对设计验证工程师提出了非常高的要求,他们需要生产性的方法来确保SoC具有优异的质量,并及时进行验证和录音。因此,FPGA原型和仿真变得越来越普遍。由于SoC的大小,原型板必须包含多个大型FPGA设备,并且易于扩展。选择或设计合适的FPGA原型板,然后进行适当的设计分区是许多团队面临的挑战之一。

SoC设计架构

从ASIC设计的角度来看,SoC是一种从单一功能设计到复杂多功能系统设计的范式转变。为了跟上这一趋势,SoC项目依赖于可重用的IP核和体系结构,这些IP核和体系结构涉及标准总线,如AXI、AHB、Wishbone或OCP,这些总线进一步集成到片上网络组件(NoC)中。

这样的模块化设计和标准总线的使用使得不仅可以运行仿真,而且可以在仿真或原型中单独验证每个子系统。后来,当涉及到SoC原型集成时,子系统再次被用作设计划分过程中的基本结构单元。



可扩展FPGA原型板

模块化SoC设计需要灵活且可扩展的原型设计解决方案。可扩展性是通过模块化设计实现的,该模块化设计由背板和基板组成,如HES-7,其结构允许简单的原型实现和灵活的扩展。使用非专有背板连接器,HES-7可以轻松地将原型容量扩展到2.88亿个ASIC门。HES-7系列中有两种基板型号。

HES-7基板
HES7VX4000BP Hes7vx1000bp
2个Virtex 7 2000 FPGA(最多24M门) 6个Virtex 7 2000 FPGA(高达72M门)

HES-7平台具有可扩展性,因为它能够在独立模式下使用基板作为具有PCIe主机连接器的全功能原型工作台。单板配置适用于较小尺寸的SoC或验证选定的子系统。随着设计的发展,或者到了验证整个SoC及其所有子系统的时候,HES-7可以通过背板进行放大。

开发包含高密度FPGA的原型板的可靠背板设计是一项复杂的任务,需要数月的开发和测试。背板中的记录道必须小心布线,以确保最大传输速度。背板提供的互连应平衡良好,以避免FPGA间传输瓶颈,从而限制原型的整体速度。

以HES7BPX4背板板作为平衡连接的示例,下面的方框图说明了使用基板HES7VX4000BP填充所有4个插槽时8个FPGA部件之间的连接。

这种电路板设计确保了大多数SoC设计的最佳连接性。另一种方法是将电路板布局与SoC子系统连接相匹配,但这并不常见,因为这些电路板只能用于一个项目。

SoC分层划分

通常,SoC架构建议自然的分区间边界,将设计划分为多个子系统。不同的子系统可以以不同的时钟比运行也是很常见的。该特性可用于驱动本地生成时钟的每个子系统,从而实现最大的原型或仿真速度。考虑到所有上述因素,SoC可以映射到HES7BPX4,如下所示。

使用HES-7的好处

  • 可扩展容量高达2.88亿个ASIC门
  • 单板上最多6个FPGA,背板配置上扩展到24个
  • 用于外部外围设备和接口的非专有子板连接器
  • 通过子卡(包括ARM®Cortex)的各种外围设备和接口™ 支持Xilinx®Zynq™
  • 允许子系统原型化和完整的SoC集成
  • 加速和仿真验证模式的原型硬件重用
  • 用于FPGA编程和板配置的快速USB实用程序
  • 用于背板配置的机架外形尺寸机箱
  • 以业界领先的1年保修为后盾的卓越质量
  • 值得信赖的供应商,在验证和FPGA原型设计方面拥有超过30年的经验
问我们一个问题
十、
问我们一个问题
十、
验证码图像 重新加载验证码
输入的数据不正确。
非常感谢。您的问题已提交。请留出1-3个工作日,以便有人回答您的问题。
发生内部错误。你的问题没有提交。请联系我们使用反馈表.
我们使用cookies来确保为您提供最佳的用户体验,并为您提供我们认为与您相关的内容。如果您继续使用我们的网站,您同意我们使用cookie。有关Cookie和其他网站信息使用的详细概述,请参阅隐私政策.
Baidu