DSP与射频协同仿真
基于模型的设计流程集成
有源HDL的无缝集成™ 里维埃拉酒店™ 与MathWorks合作™ MATLAB®/Simulink®和安捷伦™ SystemVue®工具套件提供了一个高效的跨域解决方案，用于系统级设计与基于HDL的实现的协同设计和协同验证。
作为集成流程的一部分，Aldec通过将基于模型的设计环境与FPGA板连接起来，实现了硬件在环（HIL）功能。客户可以利用Aldec现成的HES-DVM™ 及HES-7™ 产品或任何带有PCIe接口的定制内部板。
| 应用程序说明 | MATLAB–Riviera PRO和Active HDL中的HDL接口 |  |
| 应用程序说明 | 从MATLAB控制rivierapro | |
| 应用程序说明 | 应用说明-Riviera PRO中的Simulink®接口 | |
| 应用程序说明 | 应用说明-Simulink®的活动HDL接口 | |
| 应用程序说明 | 使用安捷伦SystemVue®协同仿真界面 | |
| 新闻稿 | Aldec和安捷伦科技填补了ESL和RTL之间的空白 |  |
| 白皮书 | 使用安捷伦SystemVue和Aldec Riviera PRO进行FPGA原型设计 |  |
支持浮点的RTL调试工具
对IEEE 754-2008的本机支持™ 整个Riviera PRO中的浮点运算™ 开发环境和绘图窗口（一种用于大型数据集可视化和分析的独特工具）使您能够专注于DSP设计，而不是测试台自动化技术。
| 新闻稿 | Aldec发布绘图窗口以提高传统基于波形的HDL调试的效率 | |
| 白皮书 | 使用用于HDL调试的绘图作为传统波形的强大替代 | |
| 白皮书 | 让浮点运算在RTL设计中发挥作用 | |
对FPGA硅供应商的全面支持
Aldec与所有主要的硅供应商密切合作，包括Altera、Xilinx、Microsemi和Lattice，以确保您获得良好集成和高效的FPGA DSP设计和验证流程；Aldec模拟器与目标供应商工具紧密集成，使您能够构建高级验证环境，并为使用目标供应商仿真库和IP的设计运行RTL、后期合成和后期实施仿真。
FPGA供应商支持-单击此处了解更多信息。